怎么写makefile

有如下的文件：tmp/ +---- include/ | +---- f1.h | +----f2.h +----f1.c +----f2.c +---main.c其中f1.c中#include “include/f1.h”,f2.c中#include”include/f2.h”,main.c中又#include”include/f1.h”, #include”include/f2.h”，主函数在main.c中，要将他们联合起来编译为目标为testmf的文件[root@xxx test]#cat Makefilemain: main.o f1.o f2.o gcc –o testmf main.o f1.o f2.of1.o: f1.c gcc –c –o file1.o file1.cf2.o: f2.c gcc –c –o file2.o file2.cmain.o gcc –c –o main.o main.cclean: rm –rf f1.o f2.o main.o testmf[root@xxx test]makegcc –c –o main.o main.cgcc –c –o file1.o file1.cgcc –c –o file2.o file2.cgcc –o testmf main.o f1.o f2.o[root@xxx test]lsf1.c f1.o f2.c f2.o main.c main.o include/ testmf如果你的程序没有问题的话，就应该可以执行了./testmf 注意main,clean要顶格写，gcc前面一定要加TAB符而不是空格.。

CC=gcc

TARGET=compute

DEPEND=compute.o mymath.o

$(TARGET):$(DEPEND)

（这前面是一个TAB键，不要有空格）$（CC） -o $@ $^ -g -Wall

.c.o:

（这前面是一个TAB键，不要有空格） $（CC） -c $^ -g

.PHONY:clean

clean:

（这前面是一个TAB键，不要有空格） rm $(DEPEND)

#下面为说明

#Makefile的格式为Target（目标）：depend（依赖）

# (TAB)command（生成目标的命令）

#其中：%@ 为目标，$^ 为所有的依赖文件，$

什么是makefile？或许很多Winodws的程序员都不知道这个东西，因为那些Windows的IDE都为你做了这个工作，但我觉得要作一个好的和professional的程序员，makefile还是要懂。

这就好像现在有这么多的HTML的编辑器，但如果你想成为一个专业人士，你还是要了解HTML的标识的含义。特别在Unix下的软件编译，你就不能不自己写makefile了，会不会写makefile，从一个侧面说明了一个人是否具备完成大型工程的能力。

因为，makefile关系到了整个工程的编译规则。一个工程中的源文件不计数，其按类型、功能、模块分别放在若干个目录中，makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作，因为makefile就像一个Shell脚本一样，其中也可以执行操作系统的命令。

makefile带来的好处就是——“自动化编译”，一旦写好，只需要一个make命令，整个工程完全自动编译，极大的提高了软件开发的效率。make是一个命令工具，是一个解释makefile中指令的命令工具，一般来说，大多数的IDE都有这个命令，比如：Delphi的make,Visual C++的nmake,Linux下GNU的make。

可见，makefile都成为了一种在工程方面的编译方法。现在讲述如何写makefile的文章比较少，这是我想写这篇文章的原因。

当然，不同产商的make各不相同，也有不同的语法，但其本质都是在“文件依赖性”上做文章，这里，我仅对GNU的make进行讲述，我的环境是RedHat Linux 8.0,make的版本是3.80。必竟，这个make是应用最为广泛的，也是用得最多的。

而且其还是最遵循于IEEE 1003.2-1992 标准的（POSIX.2）。在这篇文档中，将以C/C++的源码作为我们基础，所以必然涉及一些关于C/C++的编译的知识，相关于这方面的内容，还请各位查看相关的编译器的文档。

这里所默认的编译器是UNIX下的GCC和CC。

一：makefile 雏形：

#makefile的撰写是基于规则的，当然这个规则也是很简单的，就是：

#target : prerequisites

command //任意的shell 命令

实例如下：

makefile:

helloworld : main.o print.o #helloword 就是我们要生成的目标

# main.o print.o是生成此目标的先决条件

gcc -o helloworld main.o print.o#shell命令，最前面的一定是一个tab键

mian.o : mian.c print.h

gcc -c main.c

print.o : print.c print.h

gcc -c print.c

clean :

rm helloworld main.o print.o

OK，一个简单的makefile制作完毕，现成我们输入 make，自动调用Gcc编译了，

输入 make clean就会删除 hellowworld mian.o print.o

二：小步改进：

在上面的例子中我们可以发现 main.o print.o 被定义了多处，

我们是不是可以向C语言中定义一个宏一样定义它呢？当然可以：

makefile:

objects = main.o print.o #应该叫变量的声明更合适

helloworld : $(objects) //声明了变量以后使用就要$（）了

gcc -o helloworld$(objects)

mian.o : mian.c print.h

gcc -c main.c

print.o : print.c print.h

gcc -c print.c

clean :

rm helloworld $(objects)

修改完毕，这样使用了变量的话在很多文件的工程中就能体现出方便性了。

三：再进一步：

再看一下，为没一个*.o文件都写一句gcc -c main.c是不是显得多余了，

能不能把它干掉？而且 main.c 和print.c都需要print.h，为每一个都写上是

不是多余了，能不能再改进？

能，当然能了：

makefile:

objects = main.o print.o

helloworld : $(objects)

gcc -o helloworld$(objects)

$(objects) : print.h # 都依赖print.h

mian.o : mian.c #干掉了gcc -c main.c 让Gun make自动推导了。

print.o : print.c

clean :

rm helloworld $(objects)

相信很多朋友都有过这样的经历，看着开源项目中好几页的makefile文件，不知所云。

在日常学习和工作中，也有意无意的去回避makefile，能改就不写，能用ide就用ide。其实makefile并没有想象的那么难写，只要你明白了其中的原理，自己实践几次。

你也可以自己写makefile，让别人对你头来羡慕的目光。 下面本人介绍一下自己的学习成果，初学阶段，欢迎大家多多指正。

简单的说，makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至可以在makefile中执行shell脚本。makefile带来的好处就是——“自动化编译”，一旦写好，只需要一个make命令，整个工程完全自动编译，极大的提高了软件开发的效率。

关于程序的编译和链接 一般来说，无论是C还是C++，首先要把源文件编译成中间代码文件，在Windows下也就是 .obj 文件，UNIX下是 .o 文件，即 Object File，这个动作叫做编译（compile），一般来说，每个源文件都应该对应于一个中间目标文件（O文件或是OBJ文件）。然后再把大量的Object File合成执行文件，这个动作叫作链接（link）。

编译时，编译器需要的是语法的正确，函数与变量的声明的正确。对于后者，通常是你需要告诉编译器头文件的所在位置（头文件中应该只是声明，而定义应该放在C/C++文件中），只要所有的语法正确，编译器就可以编译出中间目标文件。

链接时，主要是链接函数和全局变量，所以，我们可以使用这些中间目标文件（O文件或是OBJ文件）来 链接我们的应用程序。链接器并不管函数所在的源文件，只管函数的中间目标文件（Object File），在大多数时候，由于源文件太多，编译生成的中间目标文件太多，而在链接时需要明显地指出中间目标文件名，这对于编译很不方便，所以，我们要给 中间目标文件打个包，在Windows下这种包叫“库文件”（Library File），也就是 .lib 文件，在UNIX下，是Archive File，也就是 .a 文件。

下面我们开始看看如何自己写出makefile。 Makefile的规则 目标 ： 需要的条件 （注意冒号两边有空格） 命令 （注意前面用tab键开头） 解释一下： 1 目标可以是一个或多个，可以是Object File，也可以是执行文件，甚至可以是一个标签。

2 需要的条件就是生成目标所需要的文件或目标 3 命令就是生成目标所需要执行的脚本 总结一下，就是说一条makefile规则规定了编译的依赖关系，也就是目标文件依赖于条件，生成规则用命令来描述。在编译时，如果需要的条件的文件比目标更新的话，就会执行生成命令来更新目标。

下面举个简单的例子说明。如果一个工程有3个头文件，和8个C文件，我们为了完成前面所述的那三个规则，我们的Makefile应该是下面的这个样子的。

edit : main.o kbd.o command.o display.o / insert.o search.o files.o utils.o cc -o edit main.o kbd.o command.o display.o / insert.o search.o files.o utils.o main.o : main.c defs.h cc -c main.c kbd.o : kbd.c defs.h command.h cc -c kbd.c command.o : command.c defs.h command.h cc -c command.c display.o : display.c defs.h buffer.h cc -c display.c insert.o : insert.c defs.h buffer.h cc -c insert.c search.o : search.c defs.h buffer.h cc -c search.c files.o : files.c defs.h buffer.h command.h cc -c files.c utils.o : utils.c defs.h cc -c utils.c clean : rm edit main.o kbd.o command.o display.o / insert.o search.o files.o utils.o 将上面的内容写入到Makefile文件中，然后执行make就可以进行编译，执行make clean就可以删除所有目标文件。解释一下，也就是说生成最终的目标文件edit，依赖于一系列的.o目标文件，而这些.o文件又是需要用源文件来编译生成的。

需要注意的是，clean后面没有条件，而clean本身也不是文件，它只不过是一个动作名字，其冒号后什么也没有，那么，make就不会自动去找文件的依赖性，也就不会自动执行其后所定义的命令。 make是如何工作的 在默认的方式下，也就是我们只输入make命令。

那么， 1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。 2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“edit”这个文件，并把这个文件作为最终的目标文件。

3、如果edit文件不存在，或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个文件新，那么，他就会执行后面所定义的命令来生成edit这个文件。 4、如果edit所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性，如果找到则再根据那一个规则生成.o文件。

（这有点像一个堆栈的过程） 5、当然，你的C文件和H文件是存在的啦，于是make会生成 .o 文件，然后再用 .o 文件生命make的终极任务，也就是执行文件edit了。 makefile中使用变量 前面的知识已经足以让你自己完成一个简单的makefile了，不过makefile的精妙之处远不止如此，下面来看看如何在makefile中使用变量吧。

在上面的例子中，先让我们看看edit的规则： edit : main.o kbd.o command.o display.o / insert.o search.o files.o utils.o cc -o edit main.o kbd.o command.o display.o / insert.o search.o files.o 。

如果你想写 Makefile 的话，那么你只要用一个不将制表符过滤掉的文本编辑器就可以了，用 vi/vim 可以，用 emacs 可以，用其它的 geditor 也是可以的，只要是文本编辑器就可以了。

你在 win 下也可以用记事本写 Makefile ，当然要确保你的系统已经安装了 make 了（最好了 GNU make）。Makefile 是不需要后缀的，也就是说 Makefile 的文件名就是 Makefile。

下面我给出一个我写的一个简单的 Makefile 给你参考一下吧：# Makefile for 'kmp'CC=gccCFLAGS=-g。

你先用gcc把它给编译出来。然后再想用makefile

gcc最一般的用法就是：

gcc -o 要生成的可执行文件名 源代码文件名

如：gcc -o hello.x hello.c

如果一些头文件要指明的话，可以这样：

gcc -o hello.x -I头文件所在的文件夹 -l一些库名 hello.c

最通常，我们用到一些数学库。gcc -o hello.x -lm hello.c

makefile的话，你可以基于上述的语句进行修改：建议你看点资料，或一些典型的例子。但是注意的是规则那一行，得用Tab键打头。

hello.x : hello.o

gcc -o hello.x hello.o （这一行，得用Tab打头）

hello.o : hello.c 头文件

gcc -c hello.o hello.c -I头文件所在目录 -lm （这一行，得用Tab打头）

如果你想写 Makefile 的话，那么你只要用一个不将制表符过滤掉的文本编辑器就可以了，用 vi/vim 可以，用 emacs 可以，用其它的 geditor 也是可以的，只要是文本编辑器就可以了。

你在 win 下也可以用记事本写 Makefile ，当然要确保你的系统已经安装了 make 了（最好了 GNU make）。Makefile 是不需要后缀的，也就是说 Makefile 的文件名就是 Makefile。

下面我给出一个我写的一个简单的 Makefile 给你参考一下吧：# Makefile for 'kmp'CC=gccCFLAGS=-gkmp: kmpindex.o getnext.o main.o $(CC) -o kmp kmpindex.o getnext.o main.okmpindex.o: kmpindex.c kmp.h $(CC) -c kmpindex.cgetnext.o: getnext.c kmp.h $(CC) -c getnext.cmain.o: main.c kmp.h $(CC) -c main.cclean: rm -f *.o# END没有太多的注释，因为是用于小测试的。希望对你有所帮助。

如果你想写 Makefile 的话，那么你只要用一个不将制表符过滤掉的文本编辑器就可以了，用 vi/vim 可以，用 emacs 可以，用其它的 geditor 也是可以的，只要是文本编辑器就可以了。

你在 win 下也可以用记事本写 Makefile ，当然要确保你的系统已经安装了 make 了（最好了 GNU make）。Makefile 是不需要后缀的，也就是说 Makefile 的文件名就是 Makefile。

下面我给出一个我写的一个简单的 Makefile 给你参考一下吧：# Makefile for 'kmp'CC=gccCFLAGS=-gkmp: kmpindex.o getnext.o main.o $(CC) -o kmp kmpindex.o getnext.o main.okmpindex.o: kmpindex.c kmp.h $(CC) -c kmpindex.cgetnext.o: getnext.c kmp.h $(CC) -c getnext.cmain.o: main.c kmp.h $(CC) -c main.cclean: rm -f *.o# END没有太多的注释，因为是用于小测试的。希望对你有所帮助。